浏览全部资源
扫码关注微信
1. 1:山东大学机械工程学院
2. 2:北京理工大学光电工程系
Published:2008
移动端阅览
FPGA design of 2-D 9/7 integer discrete wavelet transform[J]. 2008, (5): 746-749.
DOI:
FPGA design of 2-D 9/7 integer discrete wavelet transform[J]. 2008, (5): 746-749. DOI:
采用流水线设计技术和模块化设计思想
提出一种基于CCSDS新推荐标准的图像数据压缩算法中二维9/7整数离散小波变换的实时并行实现结构。结构主要由行变换、列变换和行缓存等模块组成
行、列变换可并行进行。使用FPGA内嵌的BlockRAM作为行缓存器
减少了外部存储器的使用、访问以及时间延迟。结果表明
该实现结构能够减少运算量和电路规模
获得较高的吞吐率
增加硬件资源利用率
提高变换速度。
0
Views
159
下载量
CSCD
Publicity Resources
Related Articles
Related Author
Related Institution