为了在超大规模集成电路的硅芯片上制作电路图案

目前采用的加工工艺主要包括感光剂涂敷、烧结、图案曝光、显影、蚀刻等7个过程。在整个制作过程中

一块基板往往要往复加工十余次。最近

日本东芝公司研制了一种制造超大规模集成电路的新的基础技术。这种新技术把电路图案的曝光和蚀刻工艺合并为一步

完全取消了感光剂涂敷等其他的工艺过程。新技术的发明是基于一种新现象的发现。东芝公司的科学家发现.如果在氯