基于CPLD和Verilog HDL语言的一种线阵CCD驱动时序电路的设计

您当前的位置：

首页 >

文章列表页 >

光电技术、光学仪器与光学设计 | 更新时间：2025-09-01

- 基于CPLD和Verilog HDL语言的一种线阵CCD驱动时序电路的设计
- Design on driving generator based on CPLD and Verilog HDL for a kind of linable CCD
- 光学技术 2007年第S1期页码：19-21
- 作者机构：
  
  1. 1:北京理工大学信息科技学院
  2. 2:北京大学
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2007
- 稿件说明：
移动端阅览
李汉宇, 张庆生, 张涛, 等. 基于CPLD和Verilog HDL语言的一种线阵CCD驱动时序电路的设计[J]. 光学技术, 2007,(S1):19-21.

Design on driving generator based on CPLD and Verilog HDL for a kind of linable CCD[J]. 2007, (S1): 19-21.
李汉宇, 张庆生, 张涛, 等. 基于CPLD和Verilog HDL语言的一种线阵CCD驱动时序电路的设计[J]. 光学技术, 2007,(S1):19-21. DOI：

Design on driving generator based on CPLD and Verilog HDL for a kind of linable CCD[J]. 2007, (S1): 19-21. DOI：

以东芝公司生产的TCD132D型号线阵CCD为例

介绍了一种基于CPLD和Verilog HDL语言的CCD时序驱动电路的设计方法。给出了Verilog HDL语言源代码

采用Modelsim SE等软件实现了功能、时序仿真。实验结果表明

设计符合实际工作需要。

浏览量

373

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于FPGA的一种长线阵CCD驱动时序电路设计

基于昆虫复眼技术的全视场运动目标监测系统

一种用于渐进多焦点镜片的检测装置

基于LCTF成像选取萝卜叶片的特征波段

基于DMD的区域积分时间可控成像